文献
J-GLOBAL ID:201902250971184738
整理番号:19A0527608
マイクロパケット転送方式に基づく階層構造を持つ動的再構成可能VLSIプロセッサ【JST・京大機械翻訳】
A dynamically reconfigurable VLSI processor with hierarchical structure based on a micropacket transfer scheme
著者 (3件):
Fujioka Yoshichika
(Department of Engineering, Hachinohe Institute of Technology, Hachinohe, Japan)
,
Kameyama Michitaka
(Department of Information Technology and Electronics, Ishinomaki Senshu University, Ishinomaki, Japan)
,
Lukac Martin
(School of Science and Technology, Nazarbayev University, Astana, Kazakhstan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
IDT
ページ:
132-136
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)