文献
J-GLOBAL ID:201902252712044760
整理番号:19A2012469
将来の6F21T_1MTJメモリに適用可能なブロックシャントアーキテクチャにおける列駆動ソースラインによるセルアレイ設計【JST・京大機械翻訳】
Cell Array Design with Row-Driven Source Line in Block Shunt Architecture Applicable to Future 6F2 1T1MTJ Memory
著者 (2件):
Huang Tongshuang
(Graduate School of Information, Production and Systems, Waseda University, Japan)
,
Ohsawa Takashi
(Graduate School of Information, Production and Systems, Waseda University, Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
VLSI-TSA
ページ:
1-2
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)