文献
J-GLOBAL ID:201902287770225124
整理番号:19A0708634
8.1の高いTOPS/MM2と6T HBST-TRAMベースの2Dデータ再利用アーキテクチャによるブロック循環可能なトランスノースドメイン加速を用いた7.5A 389から140.3TOPS/W 1~12bの統一神経回路網プロセッサ【JST・京大機械翻訳】
7.5 A 65nm 0.39-to-140.3TOPS/W 1-to-12b Unified Neural Network Processor Using Block-Circulant-Enabled Transpose-Domain Acceleration with 8.1 ・ Higher TOPS/mm2and 6T HBST-TRAM-Based 2D Data-Reuse Architecture
著者 (13件):
Yue Jinshan
(Tsinghua University, Beijing, China)
,
Liu Ruoyang
(Tsinghua University, Beijing, China)
,
Sun Wenyu
(Tsinghua University, Beijing, China)
,
Yuan Zhe
(Tsinghua University, Beijing, China)
,
Wang Zhibo
(Tsinghua University, Beijing, China)
,
Tu Yung-Ning
(National Tsing Hua University, Hsinchu, Taiwan)
,
Chen Yi-Ju
(National Tsing Hua University, Hsinchu, Taiwan)
,
Ren Ao
(Northeastern University, Boston, MA)
,
Wang Yanzhi
(Northeastern University, Boston, MA)
,
Chang Meng-Fan
(National Tsing Hua University, Hsinchu, Taiwan)
,
Li Xueqing
(Tsinghua University, Beijing, China)
,
Yang Huazhong
(Tsinghua University, Beijing, China)
,
Liu Yongpan
(Tsinghua University, Beijing, China)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
ISSCC
ページ:
138-140
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)