文献
J-GLOBAL ID:202002244353459455
整理番号:20A0910449
効率的な可変性と信頼性を意識したデバイス回路の共設計:トラップ挙動から回路性能へ【JST・京大機械翻訳】
Efficient Variability- and Reliability-aware Device-Circuit Co-Design: From Trap Behaviors to Circuit Performance
著者 (4件):
Chen Wangyong
(Peking University,Institute of Microelectronics,Beijing,China,100871)
,
Cai Linlin
(Peking University,Institute of Microelectronics,Beijing,China,100871)
,
Du Gang
(Peking University,Institute of Microelectronics,Beijing,China,100871)
,
Liu Xiaoyan
(Peking University,Institute of Microelectronics,Beijing,China,100871)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
IEDM
ページ:
39.2.1-39.2.4
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)