文献
J-GLOBAL ID:202002278629644277
整理番号:20A0950923
3D回路のための設計環境を構築するためのPDKSの併合:方法論,挑戦および限界【JST・京大機械翻訳】
Merging PDKs to Build a Design Environment for 3D Circuits: Methodology, Challenges and Limitations
著者 (7件):
Billoint O.
(Univ. Grenoble Alpes, CEA, LETI, DCOS, LMDK,Grenoble,F-38000)
,
Azizi-Mourier K.
(Univ. Grenoble Alpes, CEA, LETI, DCOS, LMDK,Grenoble,F-38000)
,
Cibrario G.
(Univ. Grenoble Alpes, CEA, LETI, DCOS, LMDK,Grenoble,F-38000)
,
Lattard D.
(Univ. Grenoble Alpes, CEA, LETI, DCOS, LMDK,Grenoble,F-38000)
,
Mouhdach M.
(Univ. Grenoble Alpes, CEA, LETI, DCOS, LMDK,Grenoble,F-38000)
,
Thuries S.
(Univ. Grenoble Alpes, CEA, LETI, DCOS, LMDK,Grenoble,F-38000)
,
Vivet P.
(Univ. Grenoble Alpes, CEA, LETI, DCOS, LMDK,Grenoble,F-38000)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
3DIC
ページ:
1-5
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)