文献
J-GLOBAL ID:202002284331904864
整理番号:20A0954602
7.3スタティカ:完全スピン-スピン相互作用による組合せ最適化のためのほぼメモリの全スピン更新-AT-1/1のアーキテクチャを持つ512-スピン0.25m-重み完全ディジタルアニーリングプロセッサ【JST・京大機械翻訳】
7.3 STATICA: A 512-Spin 0.25M-Weight Full-Digital Annealing Processor with a Near-Memory All-Spin-Updates-at-Once Architecture for Combinatorial Optimization with Complete Spin-Spin Interactions
著者 (9件):
Yamamoto Kasho
(Hokkaido University,Sapporo,Japan)
,
Ando Kota
(Tokyo Institute of Technology,Yokohama,Japan)
,
Mertig Normann
(Hitachi,Sapporo,Japan)
,
Takemoto Takashi
(Hitachi,Sapporo,Japan)
,
Yamaoka Masanao
(Hitachi,Sapporo,Japan)
,
Teramoto Hiroshi
(Hokkaido University,Sapporo,Japan)
,
Sakai Akira
(Hokkaido University,Sapporo,Japan)
,
Takamaeda-Yamazaki Shinya
(University of Tokyo,Tokyo,Japan)
,
Motomura Masato
(Tokyo Institute of Technology,Yokohama,Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2020
号:
ISSCC
ページ:
138-140
発行年:
2020年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)