文献
J-GLOBAL ID:202002285306022961
整理番号:20A0267102
65nm CMOSにおけるハイブリッドCTLE,EDGE-DFEおよび併合データ-DFE/CDRを用いた32Gb/s適応受信機AFE【JST・京大機械翻訳】
A 32-Gb/s 3.53-mW/Gb/s Adaptive Receiver AFE Employing a Hybrid CTLE, Edge-DFE and Merged Data-DFE/CDR in 65-nm CMOS
著者 (3件):
Balachandran Arya
(Nanyang Technological University,Singapore,Singapore)
,
Chen Yong
(State Key Laboratory of Analog and Mixed-Signal VLSI and FST-ECE, University of Macau,Macau,China)
,
Boon Chirn Chye
(Nanyang Technological University,Singapore,Singapore)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2019
号:
APCCAS
ページ:
221-224
発行年:
2019年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)