Rchr
J-GLOBAL ID：200901027861955714   Update date: Oct. 12, 2024

Kuga Morihiro

クガ モリヒロ | Kuga Morihiro
Affiliation and department：
Kumamoto University

About Kumamoto University


Homepage URL  (1)： http://www.arch.cs.kumamoto-u.ac.jp/~kuga/
Research field  (3)： Electronic devices and equipment ,  Information networks ,  Computer systems
Research keywords  (4)： Computer Engineering ,  Reconfigurable Computing ,  計算機アーキテクチャ ,  Computer Architecture
Research theme for competitive and other funds  (19)：
  • 2016 - 2019 Research and Development of High-speed Logic Emulator for Ultra-Scale Integrated Circuit
  • 2010 - 2012 Development of Self-Repair Dependable system on FPGA
  • 2009 - 2011 Research and development of OS functions for reconfigurable systems to improve their availability
  • 2005 - 2007 Research for Reconfigurable System Technology using Fine Grained Cell Architecture
  • 2002 - 2004 Research and Development of Flexible Hardware and Remote Reconfiguration Techniques
Show all
Papers (80)：
  • Takuya Kojima, Yosuke Yanai, Hayate Okuhara, Hideharu Amano, Morihiro Kuga, Masahiro Iida. SLMLET: A RISC-V Processor SoC with Tightly-Coupled Area-Efficient eFPGA Blocks. 2024 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS). 2024. 1-6
  • TAKAGI Souhei, KOJIMA Takuya, AMANO Hideharu, KUGA Morihiro, IIDA Masahiro. Applying Run-Length Compression to the Configuration Data of SLM Fine-Grained Reconfigurable Logic. IEICE Transactions on Information and Systems. 2024. advpub
  • Hendarmawan, Morihiro Kuga, Masahiro Iida. Streaming Accelerator Design for Regular Expression on CPU+FPGA Embedded System. ECTI Transactions on Computer and Information Technology (ECTI-CIT). 2022. 16. 4. 448-459
  • KUGA Morihiro, ZHAO Qian, NAKAZATO Yuya, AMAGASAKI Motoki, IIDA Masahiro. An eFPGA Generation Suite with Customizable Architecture and IDE. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2022. advpub
  • Yuya Nakazato, Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga. Automation of Domain-specific FPGA-IP Generation and Test. Proceedings of the 11th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies. 2021
ｍore...
MISC (296)：
  • 小島拓也, 小島拓也, 亀井愛佳, 矢内洋祐, 天野英晴, 久我守弘, 飯田全広. A Chip Testing Methodology for RISC-V SoC Using Jupyter Notebook. 情報処理学会研究報告(Web). 2023. 2023. ARC-252
  • 矢内洋祐, 小島拓也, 小島拓也, 奥原颯, 天野英晴, 久我守弘, 飯田全広. RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの電力評価. 電子情報通信学会技術研究報告(Web). 2023. 123. 145(CPSY2023 8-26)
  • 高木颯平, 小島拓也, 天野英晴, 久我守弘, 飯田全広. Configuration Data Compression for SLM Fine-grained Reconfigurable Logic. 電子情報通信学会技術研究報告(Web). 2023. 123. 258(VLD2023 30-79)
  • 小島拓也, 矢内洋祐, 奥原颯, 天野英晴, 久我守弘, 飯田全広. FPGAとRISC-Vプロセッサを搭載したSoC向けHW/SW設計フローと実機評価. 電子情報通信学会技術研究報告(Web). 2023. 123. 191(RECONF2023 19-32)
  • 久我守弘, 中里優弥, ZHAO Qian, 尼崎太樹, 飯田全広. The Verification of an FPGA-IP prototype chip for MEC Devices. 電子情報通信学会大会講演論文集(CD-ROM). 2022. 2022
ｍore...
Books (1)：
  • リコンフィギャラブルシステム
    オーム社 2005 ISBN:427420071X
Lectures and oral presentations  (52)：
  • A Case Study Implementation of Saliency Detection Based on SBD Method -Improving the Detection Accuracy with CIELUV Color Space-
    (Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu 2022)
  • A Case Study Implementation of Saliency Detection Based on SBD Method - FPGA acceleration of Mahalanobis Distance Calculation
    (Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu 2022)
  • FPL Demo: An FPGA-IP Prototype Chip for MEC devices
    (International Conference on Field Programmable Logic and Applications (FPL2022) 2022)
  • パイプライン動作する演算モジュールのRTL記述から動作記述への抽象化
    (火の国情報シンポジウム2022 2022)
  • RTL記述から動作記述への抽象化における組合せ回路の解析フロー
    (火の国情報シンポジウム2021 2021)
ｍore...
Works (7)：
  • リコンフィギャラブルエンジンに関する高速演算処理技術開発とアプリケーション評価によるアーキテクチャの最適化に関する研究
    2005 -
  • リコンフィギャラブルシステム技術とその応用
    2005 -
  • リコンフィギャラブルエンジンに関する高速演算処理技術開発とアプリケーション評価によるアーキテクチャの最適化に関する研究
    2004 -
  • リコンフィギャラブルシステム技術とその応用
    2004 -
  • FPGA遠隔再構成技術によるリモートコントロールの実用化研究
    2003 -
ｍore...
Education (4)：
  • - 1992 Kyushu University
  • - 1992 Kyushu University Graduate School, Division of Integrated Science and Engineering
  • - 1987 Fukuoka University Faculty of Engineering
  • - 1987 Fukuoka University Faculty of Engineering
Professional career (1)：
  • 博士(工学) (九州大学)
Committee career (20)：
  • 2004 - 2006 (社)電子情報通信学会 九州支部 委員
  • 2004 - 2006 九州支部 委員
  • 2004 - 2006 The Institute of Electronics, Information and Communication Enginees Committee Member
  • 2006 - (社)情報処理学会 委員
  • 2006 - Information Processing Society of Japan Committee Member
Show all
Awards (8)：
  • 2017/06 - HEART2017 Best Poster Award High-level Synthesis based on Parallel Design Patterns using a Functional Language
  • 2015/06 - 優秀論文賞 優秀論文賞 Fault-tolerant FPGA: Architectures and design for Programmable Logic Intellectual Property Core in SoC
  • 2015/06 - 電子情報通信学会 優秀論文賞 システムLSI搭載FPGA-IPコア向け物理故障検出および回避方法
  • 2004 - 第11回FPGA/PLD Design Conference ユーザプレゼンテーション 優秀論文賞
  • 2002 - 2002年 第4回 IPデザインアワード 開発助成部門開発奨励賞
Show all
Association Membership(s) (15)：
(社)電子情報通信学会 九州支部 ,  (社)電子情報通信学会 リコンフィギャラブルシステム研究会 ,  (社)電子情報通信学会 集積回路研究専門委員会 ,  (社)情報処理学会 ,  (社)電子情報通信学会 ,  リコンフィギャラブルシステム研究会 ,  集積回路研究専門委員会 ,  システムレベル設計技術特集号編集委員会 ,  英文論文誌「リコンフィギャラブルシステム」小特集編集委員会 ,  九州支部 ,  電子情報通信学会 ,  情報処理学会 ,  Information Processing Society of Japan ,  Information and Communication Enginees ,  The Institute of Electronics
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page

TOP

BOTTOM