Rchr
J-GLOBAL ID:200901051109622321   Update date: Jun. 19, 2024

Numa Masahiro

ヌマ マサヒロ | Numa Masahiro
Affiliation and department:
Job title: Professor
Research field  (2): Information networks ,  Computer systems
Research keywords  (3): LSI設計 ,  論理診断 ,  低消費電力回路設計
Research theme for competitive and other funds  (7):
  • 2018 - 2021 ECO対応設計手法と論理診断に基づく論理再合成手法によるLSI設計変更コスト削減
  • 2015 - 2018 UNSATコアを活用した高性能論理診断手法とECOコスト削減への応用
  • 2015 - 2018 CPU・GPU・ASIC同時開発のためのモデルベース画像処理設計ツールの構築
  • 2012 - 2015 BDDとSATソルバを組み合わせた高多重度論理診断手法とECOコスト削減への応用
  • 2012 - 2015 画像処理LSI設計のためのモデルベース自動合成ツールの構築
Show all
Papers (204):
  • K. Numata, N. Kuroki, and M. Numa. Lightweight monocular depth estimation network using separable convolution. The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024). 2024. 187-192
  • H. Tsuyama, N. Kuroki, and M. Numa. An error diagnosis technique based on location variable simulation employing dedicated multiplicity-limiter function and ordering for input patterns. The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024). 2024. 125-130
  • S. Ishikawa, N. Kuroki, and M. Numa. A CNN network suitable for fpga implementation in surveillance camera systems. The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024). 2024. 95-100
  • Tomohiro Nishiguchi, Nobutaka Kuroki, Masahiro Numa. Technology Remapping Approach Using Multi-Gate Reconfigurable Cells for Post-Mask Functional ECO. IEICE Trans. Fundam. Electron. Commun. Comput. Sci. 2024. 107. 3. 592-599
  • Ryo Matsuzuka, Shuto Kanzaki, Kaori Matsumoto, Nobutaka Kuroki, Masahiro Numa, Daisuke Kanemoto, Tetsuya Hirose. Switched-capacitor voltage buck converter with variable step-down and switching frequency controllers for low-power and high-efficiency IoT devices. Japanese Journal of Applied Physics. 2023
more...
MISC (122):
  • Design of Hysteresis Comparator for Active Diode. 2018. 31. 74-79
  • A fully on-chip, ultra-low power RC oscillator with current mode architecture for real time clock applications. 2017. 116. 446. 81-86
  • An Efficient and Small-Scaled RNN Hardware Architecture Based on Approximation of RNN Algorithm for Hardware Implementation. 2016. 116. 210. 69-74
  • A fast-start up and fully-integrated 32-MHz clock generator for intermittent VLSI systems. 2016. 40. 24. 3-8
  • A fast-start up and fully-integrated 32-MHz clock generator for intermittent VLSI systems. 2016. 116. 173. 3-8
more...
Patents (4):
  • 半導体装置(2)
  • 半導体装置(1)
  • コンパレータ回路
  • コンテンツ選択支援装置
Lectures and oral presentations  (191):
  • リアルタイムクロックに向けた超低消費電力32 kHz水晶発振回路
    (電子情報通信学会 ICD/CAS研究会 学生・若手研究会 2019)
  • 低電圧エネルギーハーベスティングシステムに向けた超低消費電力電圧モニタ回路
    (電子情報通信学会 ICD/CAS研究会 学生・若手研究会 2019)
  • ワイヤレス給電システムの位置自由度を改善するパワーマネジメント回路に関する研究
    (電子情報通信学会 ICD/CAS研究会 学生・若手研究会 2019)
  • 畳み込みニューラルネットワークを用いたアスファルトのひび割れ検出と画像の自動スケール判断
    (令和元年電気関係学会関西連合大会 2019)
  • VGGとU-Netを組み合わせたニューラルネットワークによるグレースケール画像の自動着色
    (第18回情報科学技術フォーラム(FIT2019) 2019)
more...
Education (1):
  • - 1986 東京大学 大学院工学系研究科精密機械工学専門課程第1種博士課程退学
Professional career (1):
  • 工学博士 (東京大学)
Committee career (2):
  • 情報処理学会 システムLSI設計技術研究会 運営委員
  • 電子情報通信学会 関西支部評議員
Awards (6):
  • 2017/09 - 東京大学VDEC 平成29年度VDECデザイナーズフォーラム, 優秀賞 超低消費電力32-kHzリアルタイムクロック生成回路
  • 2017/09 - IEEE SSCS Japan Chapter IEEE SSCS Japan Chapter VDEC Design Award 超低消費電力32-kHzリアルタイムクロック生成回路
  • 2017/05 - IEEE SSCS Japan Chapter IEEE SSCS Japan Chapter Academic Research Award リアルタイムクロックに向けた電流比較型超低電力フルオンチップRC発振器
  • 2016/08 - 平成28年度 VDECデザイ ナーズフォーラム 優秀賞 1マイクロ秒以内の高速起動を特徴とする高精度32-MHz弛張発振器
  • 2016/06 - 14th IEEE International NEWCAS Conference Best Student Paper Award A fully integrated, 1-us start-up time, 32-MHz relaxation oscillator for low-power intermittent systems
Show all
Association Membership(s) (3):
電子情報通信学会 ,  情報処理学会 ,  IEEE
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page