Rchr
J-GLOBAL ID：200901076135706900   Update date: Nov. 13, 2024

Hideharu Amano

アマノ ヒデハル | Hideharu Amano
Affiliation and department：
Keio University Faculty of Science and Technology Department of Information and Computer Science

About Keio University Faculty of Science and Technology Department of Information and Computer Science


Job title： Professor
Homepage URL  (1)： http://www.am.ics.keio.ac.jp/
Research field  (1)： Information theory
Research theme for competitive and other funds  (18)：
  • 2019 - 2023 誤り許容・高バンド幅の光通信を用いた不確実容認コンピューティング
  • 2019 - 2022 A CPU-FPGA Heterogeneous Parallel and Distributed Computing Framework
  • 2018 - 2021 High performance computing platform by GPU and FPGA
  • 2018 - 2021 Stacking methods with chip bridges for a building block computing system
  • 2016 - 2019 Development of a high-performance CPU-FPGA hybrid computing system
Show all
Papers (526)：
  • Takuya Kojima, Yosuke Yanai, Hayate Okuhara, Hideharu Amano, Morihiro Kuga, Masahiro Iida. SLMLET: A RISC-V Processor SoC with Tightly-Coupled Area-Efficient eFPGA Blocks. 2024 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS). 2024. 1-6
  • Zirui Lin, Katsutoshi Itoyama, Kazuhiro Nakadai, Hideharu Amano. FPGA-based Low Power Acceleration of HARK Sound Source Localization. COOL CHIPS. 2024. 1-6
  • Kensuke Iizuka, Kohei Ito, Ryota Yasudo, Hideharu Amano. Power Optimized Design Framework for FPGA Clusters. IPSJ Transactions on System and LSI Design Methodology. 2024. 17. 77-86
  • Ryota Yasudo, Koji Nakano, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano. Designing low-diameter interconnection networks with multi-ported host-switch graphs. Concurrency and Computation: Practice and Experience. 2023. 35. 11
  • Aika Kamei, Hideharu Amano, Takuya Kojima, Daiki Yokoyama, Kimiyoshi Usami, Keizo Hiraga, Kenta Suzuki, Kazuhiro Bessho. A Variation-Aware MTJ Store Energy Estimation Model for Edge Devices With Verify-and-Retryable Nonvolatile Flip-Flops. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2023. 31. 4. 532-542
ｍore...
MISC (686)：
  • 小島拓也, 小島拓也, 亀井愛佳, 矢内洋祐, 天野英晴, 久我守弘, 飯田全広. A Chip Testing Methodology for RISC-V SoC Using Jupyter Notebook. 情報処理学会研究報告(Web). 2023. 2023. ARC-252
  • 矢内洋祐, 小島拓也, 小島拓也, 奥原颯, 天野英晴, 久我守弘, 飯田全広. RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの電力評価. 電子情報通信学会技術研究報告(Web). 2023. 123. 145(CPSY2023 8-26)
  • 高木颯平, 小島拓也, 天野英晴, 久我守弘, 飯田全広. Configuration Data Compression for SLM Fine-grained Reconfigurable Logic. 電子情報通信学会技術研究報告(Web). 2023. 123. 258(VLD2023 30-79)
  • 小島拓也, 矢内洋祐, 奥原颯, 天野英晴, 久我守弘, 飯田全広. FPGAとRISC-Vプロセッサを搭載したSoC向けHW/SW設計フローと実機評価. 電子情報通信学会技術研究報告(Web). 2023. 123. 191(RECONF2023 19-32)
  • 河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴. 低直径ネットワーク・トポロジのための適応型デッドロックフリー・ルーティング. 電子情報通信学会技術研究報告(Web). 2022. 121. 342(VLD2021 49-75)
ｍore...
Books (14)：
  • FPGAの原理と構成
    オーム社 2016
  • ディジタル回路設計とコンピュータアーキテクチャ ARM版
    SiBアクセス 2016
  • Computer Architecture, A Quantitative Approach
    翔泳社 2014
  • CMOS VLSI Design
    丸善出版 2014
  • マンガでわかるディジタル回路
    オーム社 2013
ｍore...
Lectures and oral presentations  (170)：
  • Randomizing Packet Memory Networks for Low-latency Processor-memory Communication
    (The 24th Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP) 2016)
  • Zynq Cluster for CFD Parametric Survey
    (the International Symposium on Applied Reconfigurable Computing (ARC) 2016)
  • A 297MOPS/0.4mW Ultra Low Power Coarse-grained Reconfigurable Accelerator CMA-SOTB-2
    (The 10th International Conference on ReConFigurable Computing and FPGAs 2015)
  • Power Optimization considering the chip temperature of low power reconfigurable accelerator CMA-SOTB
    (he 4rd International Symposium on Computing and Networking (CANDAR) 2015)
  • On-Chip Decentralized Routers with Balanced Pipelines for Avoiding Interconnect Bottleneck
    (the 9th ACM/IEEE International Symposium on Networks-on-Chip (NOCS) 2015)
ｍore...
Education (3)：
  • 1986 - Keio University Graduate School, Division of Engineering 電気工学専攻
  • 1983 - Keio University Graduate School, Division of Engineering 電気工学専攻
  • 1981 - Keio University Faculty of Engineering 電気工学科
Professional career (2)：
  • 工学 (慶應義塾)
  • 工学 (Keio University)
Work history (6)：
  • 2001/04 - 現在 大学教授(理工学部情報工学科)
  • 1996/04 - 2001/03 大学助教授(理工学部情報工学科)
  • 1994/04 - 1996/03 大学助教授(理工学部電気工学科)
  • 1989/04 - 1994/03 大学専任講師(理工学部電気工学科)
  • 1989/10 - 1990/09 Stanford大学 ,訪問講師
Show all
Committee career (74)：
  • 2015/10 - 現在 IEEE/ACM International Symposium on Networks on Chip (NOCS) 2016 General Chair
  • 2015/10 - 現在 IEEE/ACM International Symposium on Networks on Chip (NOCS) 2016 General Chair
  • 2015/05 - 現在 電子情報通信学会 ISS副会長
  • 2015/05 - 現在 電子情報通信学会、情報処理学会 FIT実行委員長
  • 2015/05 - 現在 電子情報通信学会 ISS副会長
Show all
Awards (9)：
  • 2015/09/09 - 電子情報通信学会フェロー
  • 2014/05 - 電子情報通信学会 ISS功績賞
  • 2008/05/01 - IPSJ Best Paper Award Network-on-ChipにおけるFat H-Treeトポロジに関する研究
  • 2003/05/01 - IEICE Best Paper Award Implementing of a Virtual Hardware on DRL
  • 1997 - 情報処理学会 情報処理学会坂井記念学術賞
Show all
Association Membership(s) (7)：
電子情報通信学会第3種委員会高度並列信号処理委員会 ,  電子情報通信学会WSIに関する時限研究会 ,  International Conference on Field Programmable Technology ,  International Symposium on Applied Reconfigurable Computing ,  Cool Chips ,  First international workshop on highly-efficient accelerators and reconfigurable technologies (HEART) ,  電子情報通信学会コンピュータシステム研究専門委員会
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page

TOP

BOTTOM