Rchr

J-GLOBAL ID：201701000055310166 Update date: Oct. 20, 2024

Shiomi Jun

シオミジュン | Shiomi Jun

Affiliation and department：
Job title： Associate Professor
Homepage URL (1)： http://www-ise3.ist.osaka-u.ac.jp/%e3%83%a1%e3%83%b3%e3%83%90%e3%83%bc/%e5%87%86%e6%95%99%e6%8e%88%ef%bc%9a%e5%a1%a9%e8%a6%8b-%e6%ba%96/

Research field (1)： Computer systems

Research theme for competitive and other funds (14)：

2024 - 2028 揮発的セキュアコンピューティング基盤
2023 - 2026 Tamper-Resistant Computing Platform Exploiting Near-Threshold Voltage Operation
2022 - 2025 スケーラブルな高集積量子誤り訂正システムの開発
2023 - 2025 光エッジコンピューティングのための光電融合システムの研究
2021 - 2025 Sensing platform for information leading to causal inference

Show all

Papers (119)：

Ryosuke Matsuo, Kazuhisa Ogawa, Hidehisa Shiomi, Makoto Negoro, Ryutaro Ohira, Takefumi Miyosh, Michihiro Shintani, Hiromitsu Awano, Takashi Sato, Jun Shiomi. Square-wave defined pulse generator for high fidelity gate operation of superconducting qubits. 2024 IEEE International Conference on Quantum Computing and Engineering (QCE). 2024. 378-379
Ryuki Ikemoto, Soichiro Fujii, Kotaro Naruse, Jun Shiomi, Yoshihiro Midoh, Yuki Yamashita, Misato Taguchi, Takuji Miki, Makoto Nagata, Yuichi Komano, et al. Double-Sided Multimodal Attack Sensing and Partial Re-Keying in Shared Group Key System. European Solid-State Electronics Research Conference. 2024
冨永孝太郎, 松尾亮祐, 御堂義博, 三浦典之, 新谷道広, 塩見準. 低温・低電圧動作によるCMOSインバータの3値論理特性. DAシンポジウム2024論文集. 2024. 100. 105
石川貴大, 横大路弘成, 御堂義博, 三浦典之, 新谷道広, 塩見準. 細粒度電源ドメイン分割によるハードウェアトロイ検出の高精度化. DAシンポジウム2024論文集. 2024. 8-13
Dehua Liang, Jun Shiomi, Noriyuki Miura, Hiromitsu Awano. StrideHD: A Binary Hyperdimensional Computing System Utilizing Window Striding for Image Classification. IEEE Open Journal of Circuits and Systems. 2024. 5. 211-223

ｍore...

MISC (21)：

Ryosuke Matsuo, Kazuhisa Ogawa, Hidehisa Shiomi, Makoto Negoro, Takefumi Miyoshi, Michihiro Shintani, Hiromitsu Awano, Takashi Sato, Jun Shiomi. SPulseGen: Succinct pulse generator architecture maximizing gate fidelity for superconducting quantum computers. arXiv. 2023
阿部佑貴, 小林和淑, 塩見準, 越智裕之. FiCCを用いた不揮発スタンダードセルメモリの設計と実測. LSIとシステムのワークショップ2021. 2021
小森工, 増田豊, 塩見準, 石原亨. リアルタイムシステムにおけるプロセッサの最小エネルギー点追跡手法. LSIとシステムのワークショップ2021. 2021
小森工, 増田豊, 塩見準, 石原亨. Approximate Minimum Energy Point Tracking Which Guarantees Real-Time Responses of Tasks. 回路とシステムワークショップ論文集(CD-ROM). 2021. 34th
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, and Masaya Notomi. Synthesis of Power-Efficient Multi-Level Optical Logic Circuits Using O-E Converters. International Workshop on Optical/Photonic Interconnects (OPTICS). 2020

ｍore...

Books (2)：

SystemVerilogによるFPGA/ディジタル回路設計入門
株式会社オーム社 2023 ISBN:9784274231018
Multi-Processor System-on-Chip 1 (March 2021)
Wiley-ISTE 2021 ISBN:9781789450217

Lectures and oral presentations (8)：

安心・安全な超スマート社会のための光セキュアコンピューティング
(第203回システムとLSIの設計技術研究発表会 (SLDM WIP Forum 2023) 2023)
光集積回路で切り拓く次世代セキュアコンピューティング基盤
(FIT2021イベント企画「Society5.0を支える革新的コンピューティング技術」 2021)
安心・安全な超スマート社会に向けた光セキュアコンピューティング
(応用物理学会春季学術講演会 2021)
An Optical Neural Network Architecture based on Light Speed Approximate Parallel Multipliers
(International Workshop on Optical/Photonic Interconnects (OPTICS) 2020)
最小のエネルギーで計算する電圧スケーラブルプロセッサ
(情報処理学会第81回全国大会 IPSJ-ONE 2019)

ｍore...

Education (4)：

2016 - 2017 Kyoto University Graduate School of Informatics Doctoral course in Department of Communications and Computer Engineering
2014 - 2016 Kyoto University Graduate School of Informatics Master's course in Department of Communications and Computer Engineering
2010 - 2014 Kyoto University Faculty of Engineering Undergraduate School of Electrical and Electronic Engineering
2007 - 2010 大阪府立大手前高等学校理数科

Professional career (1)：

Doctor of Informatics (Kyoto University)

Work history (4)：

2021/04 - 現在 Osaka University Graduate School of Information Science and Technology Associate Professor
2020/11 - 2024/03 Japan Science and Technology Agency PRESTO Researcher
2017/12 - 2021/03 Kyoto University Graduate School of Informatics Assistant Professor
2016/04 - 2017/11 Japan Society for the Promotion of Science Research Fellowship for Young Scientists (DC1)

Committee career (29)：

2024/01 - 現在 IEEE Region 10 Young Professionals Executive Committee
2022/06 - 現在電子情報通信学会 VLSI設計技術研究専門委員会専門委員
2021/05 - 現在 Elsevier Integration Associate Editor
2024/06 - 2026/06 電子情報通信学会, 集積回路研究専門委員会幹事
2024/04 - 2025/03 Asia and South Pacific Design Automation Conference (ASP-DAC) TPC Secretary

2024/04 - 2025/03 Asia and South Pacific Design Automation Conference (ASP-DAC) GC Secretary

2023/01 - 2024/12 IEEE Japan Council YP Coordinator

2023/01 - 2024/12 IEEE CAS Society Kansai Chapter Secretary

2024/04 - 2024/06 International Conference on Computer-Aided Design (ICCAD2024) TPC member

2022/06 - 2024/06 電子情報通信学会集積回路研究専門委員会幹事補佐

2023/08 - 2024/04 IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 27) Special Session Chair

2023/04 - 2024/03 Asia and South Pacific Design Automation Conference (ASP-DAC), Technical Program Committee Secretary

2022/04 - 2024/03 東京大学大学院工学系研究科附属システムデザイン研究センター(d.lab, 旧VDEC) 客員研究員

2020/06 - 2023/06 The Institute of Electronics, Information and Communication Engineers (IEICE) Associate Editor, Electronics Express

2022/04 - 2023/03 Asia and South Pacific Design Automation Conference (ASP-DAC) Organizing Committee (Web Publicity)

2022/04 - 2023/03 情報処理学会 IPSJ-ONE 企画・実施委員会 (幹事)

2020/04 - 2023/03 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) Organizing Committee (TPC Secretary)

2021/01 - 2022/12 IEEE CAS Society Kansai Chapter Treasurer

2021/01 - 2022/12 IEEE Kansai Section Young Professional (YP) Affinity Group Chair

2021/11 - 2022/07 Design Automation Conference Technical Program Member

2018/04 - 2022/03 Asia and South Pacific Design Automation Conference (ASP-DAC) Technical Program Committee (TPC)

2020/04 - 2021/03 Asia and South Pacific Design Automation Conference (ASP-DAC) Organizing Committee (Web Publicity)

2020/04 - 2021/03 東京大学大学院工学系研究科附属システムデザイン研究センター(d.lab, 旧VDEC) 客員研究員

2018/04 - 2020/03 VDEC協力教員

2019 - 2020 情報処理学会 IPSJ-ONE 企画・実施委員会

2019 - 2020 IEEE Kansai Section IEEE Kansai Section Young Professional Affinity Group (YP) Member

2018/04 - 2019/12 IEEE Kansai Section Counselor, IEEE Student Branch at Kyoto University

2018/04 - 2019/12 IEEE Kansai Section IEEE Kansai Section Student Activities Committee (SAC) Member

2018 - 2019 京都大学 ICTイノベーション実行委員

Show all

Awards (25)：

2024/03 - The 25th Workshop on Synthesis And System Integration of Mixed Information technologies SASIMI 2024 Outstanding Paper Award Voltage Dependence Model of Electromagnetic Side-Channel Attacks on Cryptographic Circuits
2024/03 - IEEE Asia Pacific Region 2023 R10 Young Professionals Outstanding Volunteer in Academic Award
2024/01 - 2024 IEEE Consumer Communications & Networking Conference Best Student Paper Award Edge-oriented Point Cloud Compression by Moving Object Detection for Realtime Smart Monitoring
2023/10 - IEEE Certificate of Appreciation Kansai Section Young Professionals Affinity Group Chair
2021/09 - 情報処理学会 SLDM 研究会優秀発表賞集積ナノフォトニクスに基づく耐タンパ光論理回路

2021/06 - IEICE Best Paper Award Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits

2021/03 - 23rd Workshop on Synthesis And System Integration of Mixed Information technologies SASIMI 2021 Best Paper Award Minimum Energy Point Tracking over a Wide Operating Performance Region

2020/09 - 情報処理学会システムLSI設計技術研究会優秀論文賞集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク

2019/11 - デザインガイア・ポスター賞選奨実行委員会デザインガイア・最優秀ポスター賞集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク

2019/08 - 情報処理学会システムLSI設計技術研究会優秀論文賞リアルタイム電圧最適化によるマルチタスク処理の消費エネルギー最小化

2018/08 - 情報処理学会システムLSI設計技術研究会優秀論文賞アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化

2018/08 - 情報処理学会システムLSI設計技術研究会 DAシンポジウム2017優秀発表学生賞アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化

2018/06 - IEICE Best Paper Award Analytical Stability Modeling for CMOS Latches in Low Voltage Operation

2017/08 - 情報処理学会システムLSI設計技術研究会最優秀発表学生賞アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化

2017/08 - IEEE CEDA IEEE CEDA All Japan Joint Chapter Academic Research Award Individual Voltage Tuning for Logic and Memory Circuits in Energy-Efficient Processors

2017/08 - 情報処理学会システムLSI設計技術研究会 DAシンポジウム2016優秀発表学生賞広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ

2017/07 - IPSJ IPSJ Computer Science Research Award for Young Scientists Individual Voltage Tuning for Logic and Memory Circuits in Energy-Efficient Processors

2017/05 - 電子情報通信学会 LSIとシステムのワークショップ最優秀ポスター賞(学生部門) IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ

2017/03 - IPSJ IPSJ Yamashita SIG Research Award Gate Sizing for Near-Threshold Circuit Design Based on a Statistical Timing Model

2016/09 - DAシンポジウム実行委員会 DAシンポジウム2016最優秀ポスター発表賞広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ

2016/09 - 情報処理学会システムLSI設計技術研究会 DAシンポジウム2015優秀発表学生賞統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング

2016/08 - IEEE SSCS Japan Chapter IEEE SSCS Japan Chapter VDEC Design Award ロジック部とメモリ部で独立して電圧制御可能なエネルギー最小点追跡プロセッサ

2016/02 - IEEE Kansai Section IEEE Kansai Section Student Paper Award Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design

2015/05 - 情報処理学会システムLSI設計技術研究会 DAシンポジウム2014優秀発表学生賞ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオンチップメモリの設計

2015/03 - IEICE VLD Excellent Student Author Award for ASP-DAC 2015 Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design

Show all

Association Membership(s) (3)：

IEICE , IPSJ , IEEE

※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page