Rchr
J-GLOBAL ID:201901004888366785   Update date: Nov. 19, 2024

Masuda Yutaka

マスダ ユタカ | Masuda Yutaka
Affiliation and department:
Job title: Associate Professor
Research field  (1): Computer systems
Research keywords  (3): post-silicon validation ,  reliable design ,  low power design
Research theme for competitive and other funds  (9):
  • 2024 - 2029 光演算回路に基づく広帯域かつ超省エネルギー情報処理基盤の創出
  • 2024 - 2027 複製型ファジングで切り拓く近似コンピューティング回路の品質検証基盤
  • 2020 - 2024 ファジングを用いた近似コンピューティング回路のテスト技術
  • 2020 - 2023 光と電子が密に融合する集積回路のアーキテクチャと設計技術
  • 2020 - 2023 近似コンピューティング回路の遅延特性と計算重要度を融合した新CAD技術の開発
Show all
Papers (64):
  • 川村哲平, 増田豊, 石原亨. 整数量子化と近似演算に基づくSelf Attention 処理回路の省面積化. 第207回SLDM研究発表会. 2024
  • 陳岱鋒, 増田豊, 石原亨. Gain-Cell DRAMを活用する近しきい値電圧動作に適した行列積演算器. 情報処理学会DA シンポジウム. 2024
  • 本多 佑成, 増田 豊, 石原 亨. 計算品質を考慮した適者生存戦略に基づき近似計算の品質検証を高速化するファジングテスト手法. 第248回ARC・第205回SLDM・第65回EMB合同研究発表会(ETNET2024). 2024
  • C. Wang, Y. Masuda, T. Ishihara. An optoelectronic pipelined convolutional-RNN architecture for energy-efficient AI accelerator. Proc. 25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI). 2024
  • T. -F. Chen, Y. Masuda, T. Ishihara. A Design Strategy for Processing-in-Memory Accelerators Using Cell-based DRAM. Proc. 25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI). 2024
more...
MISC (22):
  • T. -F. Chen, T. Komori, Y. Masuda, T. Ishihara. Dual-OS-based DVFS on a RISC-V Hardware Platform for Energy Efficient Real time Computing. Workshop 07 - Enabling rapid and sustainable RISC-V based research using open source HW and SW of DATE2024. 2024
  • T. -F. Chen, Y. Masuda, T. Ishihara. Processing-in-Memory Accelerator Design with a Fully Synthesizable Cell-based DRAM. University Fair of DATE2024. 2024
  • T. Komori, Y. Masuda, T. Ishihara. DVFS Virtualization for Energy Minimization of Mixed-Criticality Dual-OS Platforms. Work-in-Progress (WIP) sessions at Design Automation Conference (DAC). 2022. 128-137
  • Lingxiao Hou, Yutaka Masuda, Tohru Ishihara. An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers. 27th Asia and South Pacific Design Automation Conference(ASP-DAC). 2022. 568-573
  • 増田豊. 博士後期課程修了後、アカデミックポジションに就職するキャリアについて. IEEE Kansai YP 第3 回博士課程のキャリアについて語る会. 2021
more...
Lectures and oral presentations  (1):
  • 集積回路の潜在能力を100%引き出す設計技術
    (情報処理学会 第83回全国大会 IPSJ-ONE2021 2021)
Education (4):
  • 2016 - 2019 Osaka University Graduate School of Information Science and Technology
  • 2014 - 2016 Osaka University Graduate School of Information Science and Technology
  • 2010 - 2014 Osaka University School of Engineering Department of Electronic and Information Engineering
  • 2007 - 2010 Osaka Kyoiku University
Professional career (1):
  • 情報科学 (大阪大学)
Work history (4):
  • 2022/12 - 現在 Nagoya University Graduate School of Informatics Associate Professor
  • 2020/11 - 2024/03 科学技術振興機構 (JST) さきがけ研究者(兼任)
  • 2019/04 - 2022/11 Nagoya University
  • 2018/04 - 2019/03 日本学術振興会 特別研究員(DC2)
Committee career (16):
  • 2022/06 - 2028/05 電子情報通信学会 回路とシステム研究会 専門委員
  • 2024/04 - 2026/05 情報処理学会東海支部 幹事
  • 2024/07 - 2025/10 Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2025) Registration Chair
  • 2021/11 - 2025/10 回路とシステムワークショップ C分科会実行委員
  • 2021/09 - 2025/01 Asia and South Pacific Design Automation Conference Web Publicity Co-chair (ASP-DAC2023, ASP-DAC2025)
Show all
Awards (16):
  • 2021/09 - 情報処理学会 SLDM研究会 優秀発表賞
  • 2021/06 - 情報処理学会 CS領域奨励賞
  • 2021/03 - Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) Outstanding Paper Award
  • 2020/08 - システムと信号処理サブソサエティ貢献賞
  • 2020/03 - 大阪大学大学院情報科学研究科 嵩賞
Show all
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page