Rchr
J-GLOBAL ID：200901052144988815
Update date: Feb. 03, 2023
Yahara Mitsutoshi
ヤハラ ミツトシ | Yahara Mitsutoshi
Affiliation and department：
Job title：
Professor
Research field (1)：
Electronic devices and equipment
Research keywords (3)：
電子回路
, パルス回路
, Pulse Circuit
Research theme for competitive and other funds (2)：
- ディジタル同期ループに関する研究
- Study of Digital Locked Loop
Papers (91)：
-
Mitsutoshi Yahara, Kuniaki Fujimoto, Daishi Nishiguchi, Yujiro Harada, Masaaki Fukuhara. DIGITAL FREQUENCY-LOCKED LOOP WITH WIDE LOCK-IN RANGE AND LOW FREQUENCY ERROR BASED ON MULTI-PHASE CLOCK. International Journal of Innovative Computing, Information and Control. 2022. 18. 6. 1979-1988
-
Kuniaki Fujimoto, Mitsutoshi Yahara, Miku Fujimoto. APPROACHES TO REMOTE LEARNING DURING COVID-19 IN THE SCHOOL OF INDUSTRIAL AND WELFARE ENGINEERING, TOKAI UNIVERSITY. ICIC Express Letters, Part B: Applications. 2022. 13. 7. 689-696
-
NISHIGUCHI Daishi, FUKUHARA Masaaki, YAHARA Mitsutoshi, FUJIMOTO Kuniaki. An Electronic Neuron Using Interconnect Capacitance and Applied to a Variable Logic Circuit. 2022. J105-C. 4. 129-130
-
Mitsutoshi Yahara, Kuniaki Fujimoto, Daishi Nishiguchi, Yujiro Harada, Masaaki Fukuhara. Digital Frequency-Locked Loop with Low Frequency Error Based on Multi-Phase Clock. ICICIC Express Letters. 2022. 16. 2. 159-167
-
Mitsutoshi Yahara, Kuniaki Fujimoto, Daishi Nisiguchi. A Study of Digitally Controlled Oscillator Based on Multi-Phase Clock. IEEJ Transactions on Electronics, Information and Systems. 2021. 141. 7. 840-841
ｍore...
MISC (22)：
-
西口大嗣, 矢原充敏, 藤本邦昭. タイミング計数誤差を回避したダブルエッジカウンタに関する一提案. 2020年度電子情報通信学会九州支部学生会. 2020
-
On approach of high school-college partnership program using e-Learning emphasized mentoring: as an example of support of information technology engineers examination. Proceedings of the Tokai University Junior Colleges. 2009. 43. 71-78
-
Kuniaki Fujimoto, Mitsutoshi Yahara, Hirofumi Sasaki, Yan Shi. A Dividing Ratio Changeable Digital PLL with Low Output Phase Noise. ICICIC2008. 2008
-
矢原充敏, 藤本邦昭, 佐々木博文. A Multiplier with Low Jitter Using Multi-phase Clock Divider. ISII2008. 2008. ISII2008-244. p.31
-
Fujimoto Kuniaki, Shibuya Takashi, Yahara Mitsutoshi, Sasaki Hirofumi. A-1-22 A Study on Dividing Circuit with Multi-Phase Input Clocks. Proceedings of the IEICE General Conference. 2006. 2006. 22-22
ｍore...
Education (2)：
- 1991 - 1993 Kyushu Tokai University Graduate School of Engineering
- 1987 - 1991 Kyushu Tokai University School of Engineering
Professional career (1)：
Work history (2)：
- 2018/04 - 現在 Tokai University
- 2009/04 - 2018/03 東海大学福岡短期大学 教授
Committee career (1)：
- 2020/04 - 現在 電子情報通信学会九州支部 学生会顧問
Awards (4)：
- 2013/02 - 財団法人北九州産業芸術推進機構第4回ユニーク・自作チップコンテストinひびきの 優秀賞 スイッチとカレントを用いた可変分周回路
- 2011/02 - 財団法人北九州産業芸術推進機構第2回ユニーク・自作チップコンテストinひびきの 優秀賞 ブートスラップ回路による電圧制御発振器
- 2011/02 - 財団法人北九州産業芸術推進機構第2回ユニーク・自作チップコンテストinひびきの 最優秀賞 ニューロンCMOSインバータを用いたAD変換回路
- 2009/10 - 財団法人北九州産業芸術推進機構第1回ユニーク・自作チップコンテストinひびきの 優秀賞 電圧制御多相クロック発振回路
Association Membership(s) (2)：
Return to Previous Page
