Art

J-GLOBAL ID：200902029346383968   Reference number：82A0424325

Fault-tolerant design for VLSI: Effect of interconnect requirements on yield improvement of VLSI designs.

VLSIのフォルトトレラント設計 VLSI設計の歩留り改善に対する内部結合条件の影響

Author (2)： MANGIR T E (Mangir Assoc., CA) ,  AVIZIENIS A (Univ. California)
Material： IEEE Transactions on Computers  (IEEE Trans Comput)
Volume： 31  Issue： 7  Page： 609-616  Publication year： Jul. 1982 
JST Material Number： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： redundancy (property) ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=82A0424325&from=J-GLOBAL&jstjournalNo=C0233A") }}

JST classification (2)： General  (NC03161C) ,  Reliability  (KB04040H)

Terms in the title (4)： VLSI ,  設計 ,  VLSI設計 ,  歩留り