Art

J-GLOBAL ID：200902075285896519   Reference number：91A0007912

Sequential circuit verification using symbolic model checking.

記号モデルチェックを使った順序回路の検証

Author (4)： BURCH J R (Carnegie Mellon Univ.) ,  CLARKE E M (Carnegie Mellon Univ.) ,  MCMILLAN K L (Carnegie Mellon Univ.) ,  DILL D L (Stanford Univ.)
Material： Proceedings of the Design Automation Conference  (Proc Des Autom Conf)
Volume： 27th  Page： 46-51  Publication year： 1990 
JST Material Number： D0553A  ISSN： 0738-100X  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： sequental circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=91A0007912&from=J-GLOBAL&jstjournalNo=D0553A") }}

JST classification (1)： Logic circuits  (NC05070B)

Terms in the title (5)： 記号 ,  モデル ,  チェック ,  順序回路 ,  検証