Art

J-GLOBAL ID：200902107481803609   Reference number：98A0333957

A PRML and EPRML Spliced Operation Scheme Designed to Reduce Power Dissipation of Read Channel Chips.

読取チャネルチップの低消費電力設計を図るPRMLとEPRMLの組合せ体系

Author (3)： MITA S (Hitachi, Ltd., Kanagawa, JPN) ,  TAKASHI T (Hitachi, Ltd., Kanagawa, JPN) ,  SAWAGUCHI H (Hitachi, Ltd., Tokyo, JPN)
Material： IEEE Transactions on Magnetics  (IEEE Trans Magn)
Volume： 34  Issue： 1, Pt.1  Page： 153-159  Publication year： Jan. 1998 
JST Material Number： A0339B  ISSN： 0018-9464  CODEN： IEMGAQ  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *trellis code ,...
Semi thesaurus term： EPRML ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0333957&from=J-GLOBAL&jstjournalNo=A0339B") }}

JST classification (3)： Memory units  (JC04060F) ,  Electronic recording,magnetic recording,optical recording  (NC06020F) ,  Semiconductor integrated circuit  (NC03162T)

Terms in the title (6)： 読取 ,  チャネル ,  低消費電力 ,  設計 ,  PRML ,  組合せ体