Art

J-GLOBAL ID：200902111883918426   Reference number：98A0854016

A Cu/Low-κ Dual Damascene Interconnect for High Performance and Low Cost Integrated Circuits.

高性能,低コストICに用いるCu/低誘電率二重層ダマシン相互接続構造

Author (9)： ZHAO B (Applied Materials, CA, USA) ,  FEILER D (Applied Materials, CA, USA) ,  RAMANATHAN V (Applied Materials, CA, USA) ,  LIU Q Z (Applied Materials, CA, USA) ,  BRONGO M (Applied Materials, CA, USA) ,  WU J (Applied Materials, CA, USA) ,  DING P ,  JOHNSON M (Semitool, MT, USA) ,  COOK L (Rodel, DE, USA)
Material： Digest of Technical Papers. Symposium on VLSI Technology  (Symposium on VLSI Technology)
Volume： 1998  Page： 28-29  Publication year： 1998 
JST Material Number： A0035B  ISSN： 0743-1562  Document type： Proceedings
Article type： 短報  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *semiconductor integrated circuit ,...
Semi thesaurus term： accelerated test ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0854016&from=J-GLOBAL&jstjournalNo=A0035B") }}

JST classification (2)： Manufacturing technology of solid-state devices  (NC03030V) ,  Semiconductor integrated circuit  (NC03162T)

Terms in the title (7)： 高性能 ,  IC ,  Cu ,  低誘電率 ,  二重層 ,  ダマシン ,  相互接続