Art

J-GLOBAL ID：200902121057906794   Reference number：03A0083112

Efficient Optimization of Resist Coat Process Using the Taguchi Method.

タグチメソッドを用いたレジスト塗布条件設定の効率化

Author (2)： NOMURA MASASHI (新潟三洋電子) ,  OHASHI NOBUYUKI (新潟三洋電子)
Material： Sanyo Technical Review  (三洋電機技報)
Volume： 34  Issue： 2  Page： 47-52  Publication year： Dec. 06, 2002 
JST Material Number： F0222A  ISSN： 0285-516X  CODEN： STRVD8  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *semiconductor process ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0083112&from=J-GLOBAL&jstjournalNo=F0222A") }}

JST classification (1)： Manufacturing technology of solid-state devices  (NC03030V)

Terms in the title (4)： メソッド ,  レジスト ,  塗布条件 ,  効率化