Art

J-GLOBAL ID：200902123356423018   Reference number：98A0874630

A 2.7ns 0.25μm CMOS 54×54b Multiplier.

2.7ns,0.25μmCMOS54×54ビット乗算器

Author (9)： HAGIHARA Y (NEC Corp., JPN) ,  INUI S (NEC Corp., JPN) ,  YOSHIKAWA A (NEC Corp., JPN) ,  NAKAZATO S (NEC Corp., JPN) ,  IRIKI S (NEC Corp., JPN) ,  IKEDA R (NEC Corp., JPN) ,  INABA T (NEC Corp., JPN) ,  KAGAMIHARA M (NEC Corp., JPN) ,  YAMASHINA M (NEC Corp., JPN)
Material： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (ISSCC)
Volume： 41  Page： 296-297,449  Publication year： Feb. 1998 
JST Material Number： D0753A  ISSN： 0193-6530  Document type： Proceedings
Article type： 短報  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *multiplier ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0874630&from=J-GLOBAL&jstjournalNo=D0753A") }}

JST classification (1)： Special-purpose arithmetic and control units  (JC04030Y)

Terms in the title (1)： 乗算器