Art

J-GLOBAL ID：200902125479627583   Reference number：97A0545530

Low Power Pass-Transistor Logic and Application Examples.

携帯情報端末機器に対する低消費電力化技法 パストランジスタ論理に基づく低消費電力回路方式と設計事例

Author (2)： TAKI KAZUO (神戸大 工) ,  LEE B-Y (神戸大 大学院)
Material： 電子情報通信学会論文誌 A  (IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences (Japan Edition))
Volume： 80  Issue： 5  Page： 753-764  Publication year： May. 1997 
JST Material Number： S0621A  ISSN： 0913-5707  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： consumed electric power ,...
Semi thesaurus term： パストランジスタ論理

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0545530&from=J-GLOBAL&jstjournalNo=S0621A") }}

JST classification (2)： Logic circuits  (NC05070B) ,  Semiconductor integrated circuit  (NC03162T)

Reference (18)：

• BELLAOUAR, A. VLSI CMOS subsystem design. Low-Power Digital VLSI Design: Circuits and Systems. 1995, 409-487
• ELMORE, W. C. The transient response of damped linear networks with particular regard to wideband amplifiers. J. Appl. Phys. 1948, 19, 55-63
• 石浦菜岐佐. BDDとは. 情報処理. 1993, 34, 5, 585-592
• 岸本悟. パストランジスタ論理SPL/SPHL - 回路方式,論理設計CAD,設計事例. マイクロエレクトロニクス研究開発機構第15回研究交流会. 1996, 9-12
• 小西健三. パストランジスタ論理SPL用論理設計CAD. DAシンポジウム'96. 1996, 13-18

Terms in the title (6)： 携帯情報端末機 ,  低消費電力化 ,  技法 ,  パストランジスタ論理 ,  低消費電力 ,  設計事例