Art

J-GLOBAL ID：200902135054968250   Reference number：99A0245123

VLSI Architecture for FIR Filter with Very High Throughput Keeping Small Latency.

高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ

Author (3)： TSUNEKAWA YOSHITAKA (岩手大) ,  NOZAKI TAKESHI (岩手大) ,  MIURA MAMORU (岩手大)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 119-C  Issue： 2  Page： 196-205  Publication year： Feb. 1999 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *FIR filter ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0245123&from=J-GLOBAL&jstjournalNo=S0810A") }}

JST classification (2)： Digital filter  (NC04022Z) ,  Semiconductor integrated circuit  (NC03162T)

Reference (16)：

• MEAD, C. A. Introduction to VLSI Systems. 1980
• 亀山充隆. ロボットとVLSIコンピュータ. 日本ロボット学会誌. 1988, 6, 4, 332-338
• 恒川佳隆. 分散演算を用いた制御向き状態空間ディジタルフィルタの高性能VLSIアーキテクチャ. 信学論(A). 1995, J78-A, 3, 357-364
• 今井正治. ASIC技術の基礎と応用. 1994
• YOSHINO, T. A 100MHz 64-tap FIR Digital Filter in 0.8μm BiCMOS Gate Array. IEEE J. Solid-State Circuits. 1990, 25, 6, 1494-1501

Terms in the title (5)： 高スループット ,  FIRフィルタ ,  滞在時間 ,  最小化 ,  VLSIアーキテクチャ