Art

J-GLOBAL ID：200902145272301271   Reference number：01A0530053

A Technique for Hardware Implementation of Neural Networks using FPGA.

FPGAのためのニューラルネットワークのハードウェア化手法

Author (3)： TANAKA YOSHIHISA (名古屋工大) ,  KUROYANAGI SUSUMU (名古屋工大) ,  IWATA AKIRA (名古屋工大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 100  Issue： 688(NC2000 156-184)  Page： 175-182  Publication year： Mar. 16, 2001 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *neurocomputer ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0530053&from=J-GLOBAL&jstjournalNo=S0532B") }}

JST classification (1)： Neurocomputers  (JC06010Q)

Reference (7)：

• 臼井支朗. 基礎と実践ニューラルネットワーク
• 黒柳奨. 音源方向定位聴覚神経系モデルによるITD, LTDの脳内マッピングの実現. 電子情報通信学会論文誌情報システム, D-II. 1996, J79-D-II, 2
• 黒柳奨. Auditory Pulse Neural Network Model to Extract the Inter-Aural Time and Level Difference for Sound Localization. 電子情報通信学会英文論文誌 (D). 1995, E77-D, 4
• 坂口晋也. 環境把握のための音源識別システム. 信学技報. 1999, NC99-69
• ALTERA Corporation. FLEX 10KE Embedded Programmable Logic Family Data Sheet Ver.2. 1999

Terms in the title (4)： FPGA ,  ニューラルネットワーク ,  ハードウェア化 ,  手法