Art

J-GLOBAL ID：200902145487259519   Reference number：00A0494797

An All-Analog Multiphase Delay-Locked Loop Using a Replica Delay Line for Wide-Range Operation and Low-Jitter Performance.

広帯域動作と低ジッタ特性用としてレプリカ遅延線を用いた全アナログ多相遅延同期ループ回路

Author (5)： MOON Y (Seoul National Univ., Seoul, KOR) ,  CHOI J (Seoul National Univ., Seoul, KOR) ,  LEE K (Seoul National Univ., Seoul, KOR) ,  JEONG D-K (Seoul National Univ., Seoul, KOR) ,  KIM M-K (Silicon Image, Inc., CA, USA)
Material： IEEE Journal of Solid-State Circuits  (IEEE J Solid-State Circuits)
Volume： 35  Issue： 3  Page： 377-384  Publication year： Mar. 2000 
JST Material Number： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *phase locked loop ,...
Semi thesaurus term： 遅延同期ループ ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0494797&from=J-GLOBAL&jstjournalNo=B0761A") }}

JST classification (2)： Other electronic circuits  (NC05090X) ,  Semiconductor integrated circuit  (NC03162T)

Terms in the title (7)： 広帯域 ,  低ジッタ ,  レプリカ ,  遅延線 ,  アナログ ,  多相 ,  遅延同期ループ