Art

J-GLOBAL ID：200902152654516690   Reference number：98A0066014

Characteristic of State Assignment in Variable Sequential Circuits and Automatic Synthesis by HDL.

可変順序回路の状態割当ての性質とHDLによる自動合成

Author (3)： EBATA KATSUHIKO (広島電機大) ,  YAMANA AKIFUMI (広島電機大 大学院) ,  TAKADA YASUO (広島電機大 大学院)
Material： 回路実装学会誌  (Journal of Japan Institute for Interconnecting and Packaging Electronic Circuits)
Volume： 12  Issue： 7  Page： 486-491  Publication year： Nov. 1997 
JST Material Number： X0497A  ISSN： 1341-0571  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *sequental circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0066014&from=J-GLOBAL&jstjournalNo=X0497A") }}

JST classification (1)： Logic circuits  (NC05070B)

Reference (14)：

• 猪飼國夫. 最新TTLIC規格表. 1984
• 藤たかし. 最新C-MOSIC規格表. 1989
• 伊東規之. ディジタル回路. 1987
• 猪飼國夫. ディジタル・システムの設計. 1992
• 江端克彦. 可変論理回路の構成について. 電子情報通信学会論文誌. 1989, J72-A, 2, 208-213

Terms in the title (6)： 可変 ,  順序回路 ,  状態割当て ,  性質 ,  HDL ,  自動合成