Art

J-GLOBAL ID：200902166161373440   Reference number：02A0633908

Gate Postdoping to Decouple Implant/Anneal for Gate, Source/Drain, and Extension: Maximizing Polysilicon Gate Activation for 0.1μm CMOS Technologies.

ゲート,ソース・ドレイン,およびエクステンションのための注入・アニールをデカップリングするゲートポストドーピング 0.1μm CMOS技術のためのポリシリコンゲート活性化の最大化

Author (9)： PARK H (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  SCHEPIS D (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  MOCUTA A C (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  KHARE M (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  AJMERA A (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  SLEIGHT J (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  O'NEIL P (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  MACIEJEWSKI E (IBM Microelectronics Semiconductor Res. and Dev. Center, NY) ,  LAVOIE C (IBM, NY)
Material： Digest of Technical Papers. Symposium on VLSI Technology  (Symposium on VLSI Technology)
Volume： 2002  Page： 134-135  Publication year： 2002 
JST Material Number： A0035B  ISSN： 0743-1562  Document type： Proceedings
Article type： 短報  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： MOSFET ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0633908&from=J-GLOBAL&jstjournalNo=A0035B") }}

JST classification (2)： Manufacturing technology of solid-state devices  (NC03030V) ,  Diffusion in solids in general  (BL06021L)

Terms in the title (10)： ゲート ,  ソース ,  ドレイン ,  エクステンション ,  注入 ,  アニール ,  デカップリング ,  CMOS技術 ,  活性化 ,  最大化