Art

J-GLOBAL ID：200902173464058943   Reference number：99A1029166

Advanced Interconnect Process Development Utilizing Wafer Inspection with “On-The-Fly” Automatic Defect Classification.

即時自動欠陥分類機能を持った半導体ウエハ検査を利用した先端相互配線プロセス開発

Author (3)： SKUMANICH A (Applied Materials, CA) ,  BOYLE J (Applied Materials, CA) ,  BROWN D (IBM Microelectronics, NY)
Material： IEEE/SEMI Advanced Semiconductor Manufacturing Conference and Workshop  (Annual SEMI Advanced Semiconductor Manufacturing Conference)
Volume： 1999  Page： 259-264  Publication year： 1999 
JST Material Number： W0718A  ISSN： 1078-8743  Document type： Proceedings
Article type： 解説  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *wafer ,...
Semi thesaurus term： interconnect ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A1029166&from=J-GLOBAL&jstjournalNo=W0718A") }}

JST classification (3)： Semiconductor integrated circuit  (NC03162T) ,  Measurement,testing and reliability of solid-state devices  (NC03040G) ,  Quality inspection  (KB04020L)

Terms in the title (6)： 欠陥分類 ,  半導体ウエハ ,  検査 ,  相互配線 ,  プロセス ,  開発