Art

J-GLOBAL ID：200902178278494344   Reference number：97A0697849

A 0.5V 200MHz 1-Stage 32b ALU using a Body Bias Controlled SOI Pass-Gate Logic.

ボディバイアス制御SOIパスゲート論理を用いた0.5V200MHz1段32bALU

Author (9)： FUSE T (Toshiba Corp., Kawasaki, JPN) ,  OOWAKI Y (Toshiba Corp., Kawasaki, JPN) ,  YAMADA T (Toshiba Corp., Kawasaki, JPN) ,  KAMOSHIDA M (Toshiba Corp., Kawasaki, JPN) ,  OHTA M (Toshiba Corp., Kawasaki, JPN) ,  SHINO T (Toshiba Corp., Kawasaki, JPN) ,  KAWANAKA S (Toshiba Corp., Kawasaki, JPN) ,  YOSHIOKA S (Toshiba Corp., Kawasaki, JPN) ,  MANABE S (Toshiba Corp., Kawasaki, JPN)
Material： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (ISSCC)
Volume： 40  Page： 286-287,472  Publication year： Feb. 1997 
JST Material Number： D0753A  ISSN： 0193-6530  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： SOI structure ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0697849&from=J-GLOBAL&jstjournalNo=D0753A") }}

JST classification (2)： Logic circuits  (NC05070B) ,  General-purpose arithmetic and control units  (JC04020N)

Terms in the title (4)： ボディバイアス ,  SOI ,  パスゲート ,  論理