Art

J-GLOBAL ID：200902184172164469   Reference number：95A0562887

A Logical Fault Diagnosis in a Gate or Function Block using Fault Simulation.

故障シミュレータを用いたゲート/機能ブロック内部の故障絞り込み

Author (5)： KANDA YOSHIMASA (NECソフトウェア北陸) ,  KIMURA TAKASHI (NECソフトウェア北陸) ,  KAITE TAKUMI (NECソフトウェア北陸) ,  KUWAHARA NORIO (NECソフトウェア北陸) ,  SHIMONO TAKESHI (NEC)
Material： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
Volume： 95  Issue： 54(DA-75)  Page： 15-21  Publication year： May. 26, 1995 
JST Material Number： Z0031B  ISSN： 0919-6072  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： Computer Simulation ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0562887&from=J-GLOBAL&jstjournalNo=Z0031B") }}

JST classification (1)： Measurement,testing and reliability of solid-state devices  (NC03040G)

Terms in the title (5)： 故障 ,  シミュレータ ,  ゲート ,  機能ブロック ,  絞り込み