Art

J-GLOBAL ID：200902186246871858   Reference number：99A0008904

Design and Optimization of Low Voltage High Performance Dual Threshold CMOS Circuits.

低電圧高性能二値しきい値CMOS回路の設計と最適化

Author (5)： WEI L (Purdue Univ., IN) ,  CHEN Z (Purdue Univ., IN) ,  JOHNSON M (Purdue Univ., IN) ,  ROY K (Purdue Univ., IN) ,  DE V (Intel Corp., OR)
Material： Proceedings of the Design Automation Conference  (Proc Des Autom Conf)
Volume： 35th  Page： 489-494  Publication year： 1998 
JST Material Number： D0553A  ISSN： 0738-100X  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *CMOS structure ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0008904&from=J-GLOBAL&jstjournalNo=D0553A") }}

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  Mobile communication  (ND08030H)

Terms in the title (7)： 低電圧 ,  高性能 ,  二値 ,  しきい値 ,  CMOS回路 ,  設計 ,  最適化