Art

J-GLOBAL ID：200902205097230156   Reference number：07A0187341

Self-Aligned Wafer-Level Integration Technology With High-Density Interconnects and Embedded Passives

高密度配線と埋め込み受動素子の自己整合ウエハレベル集積技術

Author (3)： SHARIFI Hasan (Purdue Univ., IN, USA) ,  CHOI Tae-Young (Univ. Michigan, MI, USA) ,  MOHAMMADI Saeed (Purdue Univ., IN, USA)
Material： IEEE Transactions on Advanced Packaging  (IEEE Trans Adv Packag)
Volume： 30  Issue： 1  Page： 11-18  Publication year： Feb. 2007 
JST Material Number： W0590A  ISSN： 1521-3323  CODEN： ITAPFZ  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *IC package ,...
Semi thesaurus term： SiP ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0187341&from=J-GLOBAL&jstjournalNo=W0590A") }}

JST classification (2)： Materials of solid-state devices  (NC03020K) ,  Manufacturing technology of solid-state devices  (NC03030V)

Terms in the title (5)： 埋め込み ,  受動素子 ,  自己整合 ,  ウエハレベル ,  集積