Art

J-GLOBAL ID：200902207694072270   Reference number：04A0295543

Multiple-valued Logic Circuits design for Image Contour Extraction

画像輪郭抽出処理用の多値論理回路設計

Author (3)： TSUJI KOICHIRO (関西大 工) ,  MURANAKA NORIAKI (関西大 工) ,  IMANISHI SHIGERU (関西大 工)
Material： 画像電子学会研究会講演予稿
Volume： 208th  Page： 69-74  Publication year： Mar. 12, 2004 
JST Material Number： S0837A  ISSN： 0285-3957  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *many-valued logic ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0295543&from=J-GLOBAL&jstjournalNo=S0837A") }}

JST classification (1)： Logic circuits  (NC05070B)

Terms in the title (3)： 輪郭抽出 ,  多値論理回路 ,  設計