Art

J-GLOBAL ID：200902210437597754   Reference number：07A0176828

Power Consumption Reduction through Combining Pipeline Stage Unification and DVS

パイプラインステージ統合とDVSの併用による消費電力の削減

Author (3)： SHIMADA HAJIME (京大 大学院情報学研究科) ,  ANDO HIDEKI (名古屋大 大学院工学研究科) ,  SHIMADA TOSHIO (名古屋大 大学院工学研究科)
Material： 情報処理学会論文誌  (IPSJ Journal)
Volume： 48  Issue： SIG3(ACS17)  Page： 75-87  Publication year： Feb. 15, 2007 
JST Material Number： Z0778A  ISSN： 0387-5806  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *pipeline processing ,...
Semi thesaurus term： *energy saving ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0176828&from=J-GLOBAL&jstjournalNo=Z0778A") }}

JST classification (1)： Digital computer systems in general  (JC02010O)

Reference (36)：

• Laird, D.: Crusoe Processor Products and Technology, Transmeta Corporation (2000).
• Intel Corporation: Intel Pentium M Processor on 90 nm Process with 2 MB L2 Cache Datasheet (2006).
• Advanced Micro Devices, Inc.: AMD Athlon64 Processor Power and Thermal Data Sheet (2006).
• 嶋田 創, 安藤秀樹, 島田俊夫: 低消費電力化のための可変パイプライン, 情報処理学会研究報告, Vol.2001-ARC-145, pp. 57-62(2001).
• 嶋田 創, 安藤秀樹, 島田俊夫: パイプラインステージ統合: 将来のモバイルプロセッサのための消費エネルギー削減技術, 先進的計算基盤システムシンポジウムSACSIS2003, pp. 283-290(2003).

Terms in the title (6)： パイプライン ,  ステージ ,  統合 ,  DVS ,  併用 ,  消費電力