Art

J-GLOBAL ID：200902227175157561   Reference number：09A0404763

An 820μW 9b 40MS/s Noise-Tolerant Dynamic-SAR ADC in 90nm Digital CMOS

90nmディジタルCMOSにおける820μW 9b 40MS/秒雑音耐性動的SAR ADC

Author (6)： GIANNINI Vito (IMEC, Leuven, BEL) ,  NUZZO Pierluigi (IMEC, Leuven, BEL) ,  CHIRONI Vincenzo (Univ. Salento, Lecce, ITA) ,  BASCHIROTTO Andrea (Univ. Salento, Lecce, ITA) ,  VAN DER PLAS Geert (IMEC, Leuven, BEL) ,  CRANINCKX Jan (IMEC, Leuven, BEL)
Material： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (ISSCC)
Volume： 2008 Vol.1  Page： 238-239,610  Publication year： 2008 
JST Material Number： D0753A  ISSN： 0193-6530  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： noise immunity ,  *signal comparison ,  *analog to digital converter ,  redundancy (property) ,  programmable controller ,  comparator ,  cost reduction ,  Nyquist diagram ,  error correction ,  electric power consumption ,  *nanometer process ,  *CMOS structure ,  reduction ,  variation ,  *MOS structure
Semi thesaurus term： Nyquist diagram ,  programmable controller ,  *noise immunity ,  cost reduction

JST classification (3)： AD/DA conversion circuits  (NC05080M) ,  Semiconductor integrated circuit  (NC03162T) ,  Noise theory  (ND04020U)

Terms in the title (6)： ディジタル ,  CMOS ,  秒 ,  雑音耐性 ,  SAR ,  ADC