Art

J-GLOBAL ID：200902227598034687   Reference number：04A0410174

Surreptitious Use Prevention Mechanisms for the System LSI Core

システムLSIコアの各種盗用防止機構

Author (5)： NAKAMURA TSUGIO (国際短大) ,  SATO TOMOTAKE (ローム) ,  FUYUTSUME NARITO (東京電機大) ,  KASAHARA HIROSHI (東京電機大) ,  TANAKA TERUO (東京電機大)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 124  Issue： 5  Page： 1156-1164  Publication year： May. 01, 2004 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *special purpose processor ,...
Semi thesaurus term： *intellectual property ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0410174&from=J-GLOBAL&jstjournalNo=S0810A") }}

JST classification (2)： Data protection  (JD01020V) ,  Special-purpose arithmetic and control units  (JC04030Y)

Reference (29)：

• (1) 伊藤元昭:「第2フェーズに入ったVSI,現実的なコアの流通方法を模索」,NIKKEI ELECTRONICS, No. 701, pp. 43-47 (1997-10)
• (2) 中山俊一:「ASICコア流通で表面化する特許·著作権問題」,NIKKEI ELECTRONICS, No. 702, pp. 37-44 (1997-11)
• (3) T. Nakamura and H. Kasahara : “A Structure-protected IP of VSI Core by Embedded Hardware Designed Specifically for RSA Public Key Cryptosystem”, IEEJ Trans. EIS, Vol. 120, No. 5, pp. 685-691 (2000-5) (in Japanese)
• 中村次男·笠原 宏:「RSA公開鍵暗号専用ハードウェアによるVSIコアのIP保護機構」,電学論C, 120, 5, pp. 685-691 (2000-5)
• (4) H. Morita : “Cryptography Techniques and High-Speed Computation”, J. IPSJ, Vol. 34, No. 3, pp. 336-342 (1993-3) (in Japanese)

Terms in the title (3)： システムLSI ,  コア ,  盗用