Art

J-GLOBAL ID：200902235890006220   Reference number：07A0047387

A 65-nm Dual-Core Multithreaded Xeon Processor With 16-MB L3 Cache

16MB・L3キャッシュを持つ,65nm,デュアルコア,マルチスレッドXeonプロセッサ

Author (12)： RUSU Stefan (Intel Corp., CA, USA) ,  TAM Simon (Intel Corp., CA, USA) ,  MULJONO Harry (Intel Corp., CA, USA) ,  AYERS David (Intel Corp., CA, USA) ,  CHANG Jonathan (Intel Corp., CA, USA) ,  CHERKAUER Brian (Intel Corp., CA, USA) ,  STINSON Jason (Intel Corp., CA, USA) ,  BENOIT John (Intel Corp., CA, USA) ,  VARADA Raj (Intel Corp., CA, USA) ,  LEUNG Justin (Intel Corp., CA, USA) ,  LIMAYE Rahul Dilip (Intel Corp., CA, USA) ,  VORA Sujal (Intel Corp., CA, USA)
Material： IEEE Journal of Solid-State Circuits  (IEEE J Solid-State Circuits)
Volume： 42  Issue： 1  Page： 17-25  Publication year： Jan. 2007 
JST Material Number： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *cache memory ,...
Semi thesaurus term： L2キャッシュ ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0047387&from=J-GLOBAL&jstjournalNo=B0761A") }}

JST classification (3)： General-purpose arithmetic and control units  (JC04020N) ,  Arithmetic systems  (JC02020Z) ,  Memory systems  (JC02040V)

Terms in the title (5)： キャッシュ ,  デュアル ,  コア ,  マルチスレッド ,  プロセッサ