Art

J-GLOBAL ID：200902236011203286   Reference number：07A0174856

A Hardware Algorithm for the Quadratic Assignment Problem Based on Tabu Search Using FPGAs

2次割当問題に対するタブー探索法に基づくFPGAを用いたハードウェア解法

Author (3)： KIMURA YOSHIHIRO (広島市大 情報科学) ,  WAKABAYASHI SHIN'ICHI (広島市大 情報科学) ,  NAGAYAMA SHINOBU (広島市大 情報科学)
Material： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
Volume： 2007  Issue： 2(SLDM-128)  Page： 37-42  Publication year： Jan. 17, 2007 
JST Material Number： Z0031B  ISSN： 0919-6072  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *assignment problem ,...
Semi thesaurus term： Verilog-HDL

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0174856&from=J-GLOBAL&jstjournalNo=Z0031B") }}

JST classification (4)： Other methods of operations research  (KA03070E) ,  Artificial intelligence  (JE08000Z) ,  Semiconductor integrated circuit  (NC03162T) ,  Digital computer systems in general  (JC02010O)

Terms in the title (6)： 2次割当問題 ,  タブー ,  探索法 ,  FPGA ,  ハードウェア ,  解法