Art

J-GLOBAL ID：200902236233872739   Reference number：04A0649165

Certification of Program Execution by Tamper Resistant CPU

耐タンパCPUによるプログラム実行の証明

Author (4)： OKAZAKI ATSUYA (奈良先端科学技術大学院大) ,  NAKANISHI MASAKI (奈良先端科学技術大学院大) ,  YAMASHITA SHIGERU (奈良先端科学技術大学院大) ,  WATANABE KATSUMASA (奈良先端科学技術大学院大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 104  Issue： 199(ISEC2004 13-40)  Page： 165-170  Publication year： Jul. 20, 2004 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *computer architecture ,...
Semi thesaurus term： CPU【計算機】 ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0649165&from=J-GLOBAL&jstjournalNo=S0532B") }}

JST classification (2)： Digital computer systems in general  (JC02010O) ,  Data protection  (JD01020V)

Terms in the title (4)： タンパ ,  CPU ,  プログラム実行 ,  証明