Art

J-GLOBAL ID：200902237713130232   Reference number：06A0136781

Composition of Sequential Circuit Method Multipliers using Multiple-Valued

多値を用いた逐次型乗算器の構成

Author (4)： NOMURA NAOHIRO (関西大 工) ,  MURANAKA NORIAKI (関西大 工) ,  IMANISHI SHIGERU (神戸情報大学院大) ,  TOKUMARU MASATAKA (関西大 工)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 105  Issue： 504(CAS2005 87-95)  Page： 19-24  Publication year： Jan. 06, 2006 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *multiplier ,...
Semi thesaurus term： multilevel signal ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0136781&from=J-GLOBAL&jstjournalNo=S0532B") }}

JST classification (2)： Logic circuits  (NC05070B) ,  General  (NC03161C)

Reference (8)：

• 樋口. 多値情報処理-ポストバイナリエレクトロニクス. 1989
• SHIBATA, T. Neuron MOS Voltage-Mode Circuit Technology for Multiple-Valued Logic. IEICE Trans. Electron., C. 1993, E76, 3, 347-356
• 柴田. ニューロンMOSトランジスタの拓く新しい理論LSIの世界. 信学技報. 1993, ICD93-6, 39-46
• ASAKA, A. On Sharing with Floating Gates of Neuron MOSFET in Quaternary Full Adder with Signed Digit Number Representation. The Second Korea-Japan Joint Symposium on Multiple-Valued Logic, 2001-8. 2001, 84-87
• 浅香. ニューロンMOSFETを用いた4進SD数乗算器の構成. 多値技報. 2002, MVL02-6, 1, 38-45

Terms in the title (3)： 多値 ,  逐次 ,  乗算器