Art

J-GLOBAL ID：200902241282024003   Reference number：08A1095061

Fully Parallel Stochastic LDPC Decoders

完全並列確率的LDPC復号器

Author (3)： TEHRANI Saeed Sharifi (McGill Univ., Quebec, CAN) ,  MANNOR Shie (McGill Univ., Quebec, CAN) ,  GROSS Warren J. (McGill Univ., Quebec, CAN)
Material： IEEE Transactions on Signal Processing  (IEEE Trans Signal Process)
Volume： 56  Issue： 11  Page： 5692-5703  Publication year： Nov. 2008 
JST Material Number： C0228A  ISSN： 1053-587X  CODEN： ITPRED  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *parity check ,  *error correcting code ,  parallel processing ,  FPGA ,  throughput ,  decoding ,  *decoder ,  code error ,  system architecture ,  *Low Density Parity Check
Semi thesaurus term： *LDPC

JST classification (2)： Modulator and demodulator circuits  (NC05050F) ,  Code theory  (ND02030R)

Terms in the title (3)： 確率 ,  LDPC ,  復号器