Art

J-GLOBAL ID：200902245085320062   Reference number：06A0938805

Thermal-Safe Test Scheduling for Core-Based System-on-Chip Integrated Circuits

コア型システムオンチップ集積回路のための熱安全テストスケジューリング

Author (3)： ROSINGER Paul (Univ. Southampton, Southampton, GBR) ,  AL-HASHIMI Bashir M. (Univ. Southampton, Southampton, GBR) ,  CHAKRABARTY Krishnendu (Duke Univ., NC, USA)
Material： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Trans Comput-Aided Des Integr Circuits Syst)
Volume： 25  Issue： 11  Page： 2502-2512  Publication year： Nov. 2006 
JST Material Number： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *VLSI ,...
Semi thesaurus term： SOC

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0938805&from=J-GLOBAL&jstjournalNo=B0142C") }}

JST classification (1)： General  (NC03161C)

Terms in the title (5)： コア ,  システムオンチップ ,  集積回路 ,  テスト ,  スケジューリング