Art

J-GLOBAL ID：200902247288040670   Reference number：05A0531432

A Performance Driven Module Generator for a Dual-Rail PLA with Embedded 2-Input Logic Cells

埋め込み2入力論理セルによるデュアルレールPLAに対する性能駆動モジュールジェネレータ

Author (5)： EKINCIEL Ulkuhan (Univ. Tokyo, Tokyo, JPN) ,  YAMAOKA Hiroaki (Univ. Tokyo, Tokyo, JPN) ,  YOSHIDA Hiroaki (Univ. Tokyo, Tokyo, JPN) ,  IKEDA Makoto (Univ. Tokyo, Tokyo, JPN) ,  ASADA Kunihiro (Univ. Tokyo, Tokyo, JPN)
Material： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Trans Inf Syst (Inst Electron Inf Commun Eng))
Volume： E88-D  Issue： 6  Page： 1159-1167  Publication year： Jun. 01, 2005 
JST Material Number： L1371A  ISSN： 0916-8532  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： ENGLISH (EN)

Thesaurus term： *PLD ,...
Semi thesaurus term： module generator

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0531432&from=J-GLOBAL&jstjournalNo=L1371A") }}

JST classification (1)： CAD,CAM  (JE10000A)

Reference (8)：

• POSLUSZNY, S. Design methodology for a 1 GHz microprocessor. Proc. IEEE Int. Conf. On Computer Design : VLSI in Computers and Processor, 1998. 1998, 17-23
• POSLUSZNY, S. Timing closure by design. Proc. Design Automation Conf., 2000. 2000, 712-717
• HOFSTEE, H. P. Designing for a gigahertz. IEEE Micro. 1998, 18, 3, 66-74
• YAMAOKA, H. A logic-cell-embedded PLA (LCPLA) : An area efficient dual-rail array logic architecture. IEICE Trans. Electron., C. 2004, E87, 2, 238-245
• YOSHIDA, H. Logic synthesis for PLA with 2-input logic elements. Proc. International Symposium on Circuits and Systems (ISCAS), May 2002. 2002, 3, 373-376

Terms in the title (7)： 埋め込み ,  論理セル ,  デュアル ,  レール ,  PLA ,  モジュール ,  ジェネレータ