Art

J-GLOBAL ID：200902247728506706   Reference number：07A0399057

Instruction scheduling method for OROCHI with VLIW Instruction Queue

VLIW型命令キューを持つOROCHIの命令スケジューリング機構

Author (4)： KATAOKA AKIHITO (奈良先端科学技術大学院大) ,  NAKANISHI MASAKI (奈良先端科学技術大学院大) ,  YAMASHITA SHIGERU (奈良先端科学技術大学院大) ,  NAKASHIMA YASUHIKO (奈良先端科学技術大学院大)
Material： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
Volume： 2007  Issue： 17(ARC-172 HPC-109)  Page： 25-30  Publication year： Mar. 01, 2007 
JST Material Number： Z0031B  ISSN： 0919-6072  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *computer architecture ,...
Semi thesaurus term： performance improvement

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0399057&from=J-GLOBAL&jstjournalNo=Z0031B") }}

JST classification (2)： Digital computer systems in general  (JC02010O) ,  Control systems  (JC02030K)

Reference (10)：

• 島田貴史. 異種命令セット同時実行プロセッサOROCHIの構成. 情処研報. 2006, 2006-ARC-170, 55-60
• ARM Architecture Reference Manual. 2000
• FR550 Series Instruction Set Manual. 2002
• PAPWORTH, David B. Tuning the Pentium Pro microarchitecture. IEEE Micro. 1996, 16, 2, 8-15
• GWENNAP, L. Intel's P6 Uses Decoupled Superscalar Design. Microprocessor Report. 1995, 9, 2, 9-15

Terms in the title (4)： VLIW ,  命令 ,  キュー ,  命令スケジューリング