Art

J-GLOBAL ID：200902254946966090   Reference number：07A0937051

高密度SiP技術「SMAFTI」におけるCoW(チップ・オン・ウェハ)実装プロセス開発

Author (8)： NAMBA KENJI (NEC) ,  TAGO MASAMOTO (NEC) ,  KURITA YOICHIRO (NECエレクトロニクス) ,  SOEJIMA KOJI (NECエレクトロニクス) ,  KAWANO MASAYA (NECエレクトロニクス) ,  KIKUCHI KATSUMI (NEC) ,  YAMAMICHI SHINTARO (NEC) ,  MURAKAMI TOMOO (NEC)
Material： マイクロエレクトロニクスシンポジウム論文集  (エレクトロニクス実装学会秋季大会論文集)
Volume： 16th  Page： 35-38  Publication year： Oct. 26, 2006 
JST Material Number： X0060A  ISSN： 2434-396X  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *IC package ,...
Semi thesaurus term： SiP ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0937051&from=J-GLOBAL&jstjournalNo=X0060A") }}

JST classification (1)： Materials of solid-state devices  (NC03020K)

Terms in the title (4)： SiP ,  実装 ,  プロセス ,  開発