Art

J-GLOBAL ID：200902258135718431   Reference number：08A1056093

A study of a fault-tolerant system using TFT method

書き換え可能ハードウェアを用いた耐故障性能向上手法の研究

Author (4)： KANAMARU ATSUHIRO (筑波大 大学院システム情報工学研究科) ,  KAWAI HIROYUKI (筑波大 大学院システム情報工学研究科) ,  YAMAGUCHI YOSHIKI (筑波大 大学院システム情報工学研究科) ,  YASUNAGA MORITOSHI (筑波大 大学院システム情報工学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 108  Issue： 220(RECONF2008 23-37)  Page： 81-86  Publication year： Sep. 18, 2008 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *FPGA ,  *fault tolerance ,  reconstitution ,  layout design ,  flexibility ,  packaging design ,  system evaluation ,  failure ,  crash recovery ,  tiling
Semi thesaurus term： ハードエラー ,  故障回復 ,  動的再配置 ,  部分回路再構成

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  Other digital computer systems  (JC02050G)

Reference (9)：

• 信頼性技術研究会編著. 電子技術者のための故障解析と対策ノウハウ. 2003
• TAM, S. Single Error Correction and Double Error Detection. 2006
• CARMICHAEL, C. Proton testing of seu mitigation methods for the virtex fpga. Proc. of Int'l Conf. on Military and Aerospace Programmable Logic Devices, September 2001. 2001
• CHEATHAM, J. A. A survey of fault tolerant methodologies for FPGAs. ACM Trans. Des. Autom. Electron. Syst. 2006, 11, 2, 501-533
• SHELDON, D. Integrated Qualification Strategies for FPGAs. IEEE MRQW'05. 2005

Terms in the title (5)： 書き換え可能 ,  ハードウェア ,  性能向上 ,  手法 ,  研究