Art

J-GLOBAL ID：200902268853771591   Reference number：05A0408777

The Segmental Transmission Line and Its Design Methodology: Line Trace Ensuring High Signal Integrity in VLSI Mounting Boards

セグメント分割伝送線とその設計手法-VLSI実装基板のための高品質信号配線の提案-

Author (2)： YASUNAGA MORITOSHI (筑波大) ,  YOSHIHARA IKUO (宮崎大 工)
Material： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
Volume： J88-D-1  Issue： 5  Page： 915-929  Publication year： May. 01, 2005 
JST Material Number： S0757B  ISSN： 0915-1915  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *transmission line ,...
Semi thesaurus term： signal quality

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0408777&from=J-GLOBAL&jstjournalNo=S0757B") }}

JST classification (3)： Transmission lines  (NC04030C) ,  CAD,CAM  (JE10000A) ,  Printed circuits  (NA05040O)

Reference (22)：

• 碓井有三. ギガヘルツ時代の高速伝送線路設計. 信学技報. 2001, FTS2001-34
• 遠矢弘和. 高速/微細プロセスに適する, 信号を電磁波とみなした配線設計法. 信学論 (C). 2002, J85-C, 3, 117-124
• 直野典彦. 高速デジタルシステム設計法詳説. 2001
• TAGUCHI, M. High-speed, small-amplitude I/O interface circuits for memory bus application. IEICE Trans. Electron., C. 1994, E77, 12, 1944-1950
• GOLDBERG, D. E. Genetic Algorithms in Search, Optimization, and Machine Learning. 1989

Terms in the title (8)： セグメント分割 ,  伝送線 ,  設計手法 ,  VLSI ,  実装基板 ,  高品質 ,  信号配線 ,  提案