Art

J-GLOBAL ID：200902273115054846   Reference number：03A0325896

Design of a Digital Resistive-Fuse Network Circuit for Coarse Image Region Segmentation and Its Implementation Using an FPGA

大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装

Author (5)： NAKANO TEPPEI (広島大 大学院先端物質科学研究科) ,  MORIE TAKASHI (九州工大 大学院生命体工学研究科) ,  ANDO HIROSHI (広島大 ナノデバイスシステム研セ) ,  ISHIZU HIDEAKI (広島産業科学技術研) ,  IWATA ATSUSHI (広島大 大学院先端物質科学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 102  Issue： 685(ICD2002 211-219)  Page： 49-53  Publication year： Mar. 06, 2003 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *image processing system ,...
Semi thesaurus term： 抵抗ヒューズ ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0325896&from=J-GLOBAL&jstjournalNo=S0532B") }}

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  Printed circuits  (NA05040O)

Terms in the title (6)： 画像領域 ,  デジタル方式 ,  ヒューズ ,  設計 ,  FPGA ,  実装