Art

J-GLOBAL ID：200902280997021350   Reference number：08A0199264

High-Performance and Low-Leak Bulk Logic Platform Utilizing FET Specific Multiple Stressors with Highly Enhanced Strain for 45-nm CMOS Technology

トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能・低リークバルクロジックプラットフォーム技術

Author (23)： MIYASHITA TOSHIHIKO (富士通研) ,  IKEDA KEIJI (富士通研) ,  KIM Y. S. (富士通研) ,  YAMAMOTO TOMONARI (富士通研) ,  SAMBONSUGI YASUHIRO (富士通研) ,  OCHIMIZU HIROSATO (富士通研) ,  SAKODA TSUNEHISA (富士通研) ,  MINAKATA HIROSHI (富士通研) ,  HAYAMI YUKA (富士通研) ,  OKOSHI KATSUAKI (富士通) ,  SHIMAMUNE YOSUKE (富士通研) ,  FUKUDA MASAHIRO (富士通) ,  OKABE KEN'ICHI (富士通) ,  KUBO TOMOHIRO (富士通) ,  TAJIMA MITSUGU (富士通) ,  YAMAMOTO TOMOHIKO (富士通) ,  OWADA TAMOTSU (富士通) ,  MORI TOSHIFUMI (富士通) ,  SUKEGAWA KAZUO (富士通研) ,  TSUKUNE ATSUHIRO (富士通研) ,  IKEDA KAZUTO (富士通研) ,  KASE MASATAKA (富士通) ,  SUGII TOSHIHIRO (富士通研)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 107  Issue： 455(SDM2007 238-247)  Page： 13-16  Publication year： Jan. 17, 2008 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： lattice distortion ,...
Semi thesaurus term： BEOL

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=08A0199264&from=J-GLOBAL&jstjournalNo=S0532B") }}

JST classification (3)： Semiconductor integrated circuit  (NC03162T) ,  Transistors  (NC03070N) ,  Manufacturing technology of solid-state devices  (NC03030V)

Reference (7)：

• OHTA, H. IEDM Tech. Dig., 2005. 2005, 247
• YAMAMOTO, T. Symp. VLSI Tech. Dig., 2007. 2007, 122
• OHTA, H. Symp. VLSI Tech. Dig., 2007. 2007, 120
• WEI, A. Symp. VLSI Tech. Dig., 2007. 2007, 216
• NII, H. IEDM Tech. Dig., 2006. 2006, 685

Terms in the title (4)： トランジスタ ,  最適化 ,  歪 ,  高性能