Art

J-GLOBAL ID：200902281994652282   Reference number：04A0247628

Switch Architecture with Banked Multi-port Memory

バンク型マルチポートメモリを用いたスイッチアーキテクチャ

Author (5)： KOBAYASHI KAZUHIKO (広島市大 大学院情報科学研究科) ,  FUJII TAKAYUKI (広島市大 情報科学) ,  HIRONAKA TETSUO (広島市大 情報科学) ,  KOIDE TETSUSHI (広島大 ナノデバイスシステム研セ) ,  MATTAUSCH H J (広島大 ナノデバイスシステム研セ)
Material： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
Volume： 2004  Issue： 12(ARC-156)  Page： 37-42  Publication year： Feb. 02, 2004 
JST Material Number： Z0031B  ISSN： 0919-6072  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *switch ,...
Semi thesaurus term： スイッチアーキテクチャ ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0247628&from=J-GLOBAL&jstjournalNo=Z0031B") }}

JST classification (2)： Relays and switches  (NA05060K) ,  Computer system development  (JD02010R)

Reference (5)：

• 平成14年版情報通信白書
• 齊藤. 多段接続網を用いた大容量IPデータグラムスイッチング方式. 信学論, B. 2000, J83-B, 11, 1545-1553
• 森脇. 次世代大規模IPネットワーク向けノードシステム. 信学技法. 2001, SSE2000-223, 79-84
• 天野英晴. 並列コンピュータ. 1996
• 阪田史郎. インターネットにおけるQoS制御. 信学誌. 2002, 85, 10, 749-755

Terms in the title (2)： バンク ,  アーキテクチャ