Art

J-GLOBAL ID：200902283786221777   Reference number：05A0243414

Robust System Design with Built-In Soft-Error Resilience

ビルトイン型ソフトエラー耐性をもつロバストなシステム設計

Author (5)： MITRA S (Intel) ,  SEIFERT N (Intel) ,  ZHANG M (Intel) ,  SHI Q (Intel) ,  KIM K S (Intel)
Material： Computer
Volume： 38  Issue： 2  Page： 43-52  Publication year： Feb. 2005 
JST Material Number： B0794A  ISSN： 0018-9162  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *semiconductor integrated circuit ,...
Semi thesaurus term： test facilitation design

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0243414&from=J-GLOBAL&jstjournalNo=B0794A") }}

JST classification (3)： Measurement,testing and reliability of solid-state devices  (NC03040G) ,  General  (NC03161C) ,  Logic circuits  (NC05070B)

Terms in the title (4)： ソフトエラー ,  耐性 ,  ロバスト ,  システム設計