Art

J-GLOBAL ID：200902284479063982   Reference number：09A0796132

Ultimate Scaling of CMOS Logic Devices with Ge and III-V Materials

GeとIII-V物質を用いるCMOS論理デパイスの究極スケーリング

Author (2)： HEYNS M. (Interuniversity MicroElectronics Center (IMEC), BEL) ,  TSAI W. (Intel Corp., Santa Clara)
Material： MRS Bulletin  (MRS Bull)
Volume： 34  Issue： 7  Page： 485-488  Publication year： Jul. 2009 
JST Material Number： W1595A  ISSN： 0883-7694  CODEN： MRSBEA  Document type： Article
Article type： 文献レビュー  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： CMOS structure ,  *MOSFET ,  scaling ,  logic element ,  length ,  *Germanium ,  *compound semiconductor ,  *dielectric thin film ,  *passivation ,  atomic layer epitaxy ,  electrical resistivity ,  membrane and film ,  contact ,  semiconductor thin film ,  gate dielectric film ,  MOS structure ,  *modification
Semi thesaurus term： スケール長

JST classification (1)： Transistors  (NC03070N)

Terms in the title (5)： Ge ,  物質 ,  CMOS ,  論理 ,  スケーリング